Logique programmable : architecture des FPGA et CPLD, méthodes de conception, le langage VHDL

Logique programmable : architecture des FPGA et CPLD, méthodes de conception, le langage VHDL

Enregistré dans:
Détails bibliographiques
Auteurs principaux : Dutrieux Laurent (Auteur), Demigny Didier (Auteur)
Autres auteurs : Bathellier Laurent (Préfacier), Conrad Carl (Directeur de publication)
Format : Livre
Langue : français
Titre complet : Logique programmable : architecture des FPGA et CPLD, méthodes de conception, le langage VHDL / Laurent Dutrieux, Didier Demigny; préface de Laurent Bathellier; ouvrage coordonné par Carl Conrad
Publié : Paris : Eyrolles , DL 1997
Description matérielle : 1 vol. (VII-234 p.)
Sujets :
Circuits intégrés numériques > Conception et construction > Informatique
Réseaux logiques programmables par l'utilisateur
Logique du premier ordre > Logiciels
Réseaux logiques programmables
VHDL (langage de description de matériel informatique)
LEADER 02926cam a2200733 4500
001 PPN004205286
003 http://www.sudoc.fr/004205286
005 20230124060700.0
010 |a 2-212-09581-3  |b br.  |d 198 FRF 
020 |a FR  |b 09744914 
021 |a FR  |b DL 97-27952 (D3) 
033 |a http://catalogue.bnf.fr/ark:/12148/cb361756778 
035 |a (OCoLC)300445605 
035 |a ocm37332531 
035 |a sib0953875 
035 |a urouen70788 
035 |a DYNIX_BUNAN_289009 
035 |a frBN022778477 
035 |a FRBNF361756770000003  |z FRBNF36175677 
073 1 |a 9782212095814 
100 |a 19970805d1997 k y0frey0103 ba 
101 0 |a fre  |2 639-2 
102 |a FR 
105 |a a a 001yy 
106 |a r 
181 |6 z01  |c txt  |2 rdacontent 
181 1 |6 z01  |a i#  |b xxxe## 
182 |6 z01  |c n  |2 rdamedia 
182 1 |6 z01  |a n 
183 |6 z01  |a nga  |2 RDAfrCarrier 
200 1 |a Logique programmable  |e architecture des FPGA et CPLD, méthodes de conception, le langage VHDL  |f Laurent Dutrieux, Didier Demigny  |g préface de Laurent Bathellier  |g ouvrage coordonné par Carl Conrad 
214 0 |a Paris  |c Eyrolles  |d DL 1997 
215 |a 1 vol. (VII-234 p.)  |c ill., couv. ill. en coul.  |d 23 cm 
300 |a FPGA = Field programmable gate array. CPLD = Complex programmable logic device. VHDL = VHSIC hardware description language. VHSIC = Very high speed integrated circuits 
320 |a Bibliogr. p. [233]-234. Index 
606 |3 PPN031864112  |a Circuits intégrés numériques  |x Conception et construction  |x Informatique  |2 rameau 
606 |3 PPN034756957  |a Réseaux logiques programmables par l'utilisateur  |2 rameau 
606 |3 PPN028111877  |a Logique du premier ordre  |3 PPN027241408  |x Logiciels  |2 rameau 
606 |3 PPN027672670  |a Réseaux logiques programmables  |2 rameau 
606 |3 PPN031864155  |a VHDL (langage de description de matériel informatique)  |2 rameau 
675 |a 67  |v Éd. 1967 
676 |a 670 
680 |a TK7872.L64 
700 1 |3 PPN035163534  |a Dutrieux  |b Laurent  |4 070 
701 1 |3 PPN030977169  |a Demigny  |b Didier  |f 1958-....  |4 070 
702 1 |3 PPN122604288  |a Bathellier  |b Laurent  |4 080 
702 1 |3 PPN057492069  |a Conrad  |b Carl  |4 651 
801 1 |a US  |b OCLC  |g AACR2 
801 2 |a FR  |b AUROC  |g AFNOR 
801 3 |a FR  |b SF  |g AFNOR 
801 3 |a FR  |b BN  |g AFNOR 
801 3 |a FR  |b Abes  |c 20191030  |g AFNOR 
979 |a IUTNC 
979 |a SCI 
915 |5 441092104:180473999  |a 1160901130  |b 1160901130 
915 |5 441092105:187387222  |b 0210136655 
915 |5 441092220:440828651  |b 10065 
919 |5 441092104:180473999  |a 1160901130 
930 |5 441092104:180473999  |b 441092104  |j u 
930 |5 441092105:187387222  |b 441092105  |j u 
930 |5 441092220:440828651  |b 441092220  |j s 
991 |5 441092220:440828651  |a exemplaire créé automatiquement par l'ABES 
991 |5 441092220:440828651  |a Exemplaire modifié automatiquement. le 23-01-2023 15:57 
998 |a 356706