Langage de description d'architecture matérielle pour les systèmes temps réel

Langage de description d'architecture matérielle pour les systèmes temps réel

Cette thèse propose un nouveau langage de description d'architecture matérielle HARMLESS (Hardware ARchitecture Modeling Language for Embedded Software Simulation). C'est un ADL mixte ; il permet de décrire d'une manière concise les differentes parties d'un processeur : le jeu d&...

Description complète

Détails bibliographiques
Auteurs principaux : Kassem Rola (Auteur), Béchennec Jean-Luc (Directeur de thèse), Trinquet Yvon (Directeur de thèse), Briday Mikaël (Directeur de thèse)
Collectivités auteurs : Université de Nantes Faculté des sciences et des techniques (Autre partenaire associé à la thèse), Université de Nantes 1962-2021 (Organisme de soutenance), École doctorale Sciences et technologies de l'information et mathématiques Nantes (Ecole doctorale associée à la thèse)
Format : Thèse ou mémoire
Langue : français
Titre complet : Langage de description d'architecture matérielle pour les systèmes temps réel / Rola Kassem; sous la direction de Yvon Trinquet ; co-encadrants Jean-Luc Béchennec, Mikaël Briday
Publié : [S.l.] : [s.n.] , 2010
Accès en ligne : Accès Nantes Université
Note de thèse : Thèse de doctorat : Automatique et informatique appliquée : Nantes : 2010
Sujets :
Temps réel (informatique)
Simulation par ordinateur > Logiciels
Langage de description d'architecture matérielle (ADL) > Simulateur de jeu d'instructions (ISS) > Simulateur précis au cycle près (CAS) > Processeur
Thèses et écrits académiques
Documents associés : Reproduction de: Langage de description d'architecture matérielle pour les systèmes temps réel

Internet

https://archive.bu.univ-nantes.fr/pollux/show/show?id=4d1f4963-7917-4f3c-953c-e3ecb7d4df65